← 返回
采用MeV级JFET注入和高效终端结构的高性能10-kV额定175-mΩ 4H-SiC MOSFET
High-Performance 10-kV-Rated, 175-mΩ 4H-SiC MOSFETs With MeV JFET Implantation and Efficient Termination
| 作者 | Lingxu Kong · Sizhe Chen · Na Ren · Manyi Ji · Yanjun Li · Haidong Yan |
| 期刊 | IEEE Transactions on Electron Devices |
| 出版日期 | 2025年6月 |
| 技术分类 | 储能系统技术 |
| 技术标签 | 储能系统 SiC器件 |
| 相关度评分 | ★★★★ 4.0 / 5.0 |
| 关键词 | 10-kV额定SiC MOSFET JFET宽度 3-JTE结构 性能优化 商业化 |
语言:
中文摘要
本文介绍了高性能 10 kV 额定、175 mΩ 4H - SiC 金属 - 氧化物 - 半导体场效应晶体管（MOSFET）的成功研发。该器件的结型场效应晶体管（JFET）设计宽度为 0.8 - 1.2 μm，有源区面积为 0.67 cm²，芯片尺寸为 1 cm²。该器件采用了总长度为 350 μm 的三区结终端扩展（3 - JTE）结构，展现出超过 12 kV 的卓越阻断性能。高压碳化硅（SiC）MOSFET 设计中的一个关键挑战是平衡缩小 JFET 宽度（$W_{JFET}$）——这对于降低栅氧化层电场和提高长期可靠性至关重要——与铝离子注入离散效应带来的不利影响，后者会增加 JFET 电阻。为解决这一问题，我们通过仿真和实验验证对 P 阱和 JFET 注入工艺进行了优化。所制造的器件在已报道的 10 kV 额定 SiC MOSFET 中实现了最高额定电流和最小的 $W_{JFET}$。此外，本文还讨论了 10 kV 额定器件的特性，并对不同制造工艺下的器件性能进行了对比分析。文中给出了详细的实施方案和最终的器件性能，为大面积、超高压（UHV）SiC MOSFET 的商业化铺平了道路，并提高了其在下一代电力电子应用中大规模生产的可行性。
English Abstract
This article presents the successful development of high-performance 10-kV-rated, 175-m ~4 H-SiC MOSFETs with a JFET design width of 0.8– 1.2~ m, an active area of 0.67 cm2, and a chip size of 1 cm2. Featuring a three-zone junction termination extension (3-JTE) structure with a total length of 350~ m, the device demonstrates a superior blocking performance exceeding 12 kV. A key challenge in high-voltage SiC MOSFET design is balancing the reduction of JFET width ( W_ JFET )—critical for lowering the gate oxide electric field and improving long-term reliability—against the adverse effects of Al ion implantation straggle, which increases JFET resistance. To address this, we optimized the p-well and JFET implantation processes, employing both simulation and experimental validation. The fabricated device achieves the highest rated current and the smallest W_ JFET reported to date among 10-kV-rated SiC MOSFETs. Additionally, this article discusses the characteristics of the 10-kV-rated device and offers a comparative analysis of device performance under various fabrication processes. Detailed implementation schemes and final device performance are presented, paving the way for the commercialization of large-area, ultrahigh-voltage (UHV) SiC MOSFETs and enhancing the feasibility of large-scale production for next-generation power electronics applications.
S
SunView 深度解读
从阳光电源的业务视角来看，这项10kV级SiC MOSFET技术突破具有重要的战略价值。该器件实现了175mΩ的超低导通电阻和12kV以上的阻断性能，这对我们在光伏逆变器和储能系统中追求更高功率密度和效率的目标高度契合。
在光伏逆变器应用中，10kV级器件可支持更高的直流母线电压（如1500V系统向更高电压演进），显著减少并联器件数量，简化拓扑结构。超低导通电阻直接降低导通损耗，结合SiC材料的快速开关特性，可将系统效率推向99%以上，这对大型地面电站和工商业储能系统的度电成本优化意义重大。该器件采用的0.8-1.2μm窄JFET设计通过降低栅极氧化层电场强度，有效提升了长期可靠性，这正是我们25年以上产品生命周期要求的关键保障。
三区JTE终端结构仅需350μm长度即实现优异的阻断性能，意味着更高的芯片利用率和成本优势。论文强调的MeV离子注入工艺优化解决了铝离子散射导致的JFET电阻增加问题，展现了工艺成熟度。0.67cm²有效面积和1cm²芯片尺寸表明该技术已接近量产化水平，与我们的供应链整合需求相符。
技术挑战主要在于超高压器件的封装散热设计、驱动电路的抗干扰能力，以及批量生产的良率控制。建议我们与该技术团队建立深度合作，针对1500V+光伏系统和大容量储能变流器开展联合验证，抢占超高压SiC应用的技术制高点，为下一代3.X MW+逆变器平台和储能PCS产品储备核心功率器件技术。