← 返回
一种具有周期性接地沟槽底部屏蔽结构的新型1200 V 4H-SiC沟槽MOSFET的设计与制造
Design and Fabrication of a Novel 1200 V 4H-SiC Trench MOSFET With Periodically Grounded Trench Bottom Shielding
| 作者 | |
| 期刊 | IEEE Transactions on Electron Devices |
| 出版日期 | 2025年1月 |
| 技术分类 | 功率器件技术 |
| 技术标签 | SiC器件 |
| 相关度评分 | ★★★★ 4.0 / 5.0 |
| 关键词 | 碳化硅沟槽MOSFET 周期性接地P型屏蔽区 栅氧化层 电流扩展层 击穿电压 |
语言:
中文摘要
本文设计并通过实验验证了一种在沟槽底部具有周期性接地 p 型屏蔽区（P⁺SLD）的碳化硅（SiC）沟槽金属氧化物半导体场效应晶体管（PGP - TMOS）。沟槽两侧存在深注入 P⁺（DP）区域，且 P⁺SLD 通过与 DP 区域周期性连接实现接地。因此，PGP - TMOS 有两种不同的示意性横截面视图。P⁺SLD 和 DP 区域共同提高了栅氧化层的鲁棒性。引入了外延电流扩展层（CSL）以改善器件性能。二维数值模拟结果表明，与具有浮动 P⁺SLD 的沟槽 MOSFET（FP - TMOS）相比，栅氧化层中的峰值电场（$E_{\text {ox,peak}}$）降低了 50.77%，而击穿电压（BV）和比导通电阻（$R_{\text {on,sp}}$）几乎保持不变。此外，PGP - TMOS 展现出优异的开关特性。PGP - TMOS 已在不同晶圆上制造。当使用单外延晶圆时，由于结型场效应晶体管（JFET）效应和离子注入散射，样品的击穿电压仅为 1300 V，导通特性较差。当在引入了外延 CSL 层的晶圆上制造 PGP - TMOS 时，击穿电压和比导通电阻分别提高到 1570 V 和 5.96 mΩ·cm²。与前者相比，击穿电压和比导通电阻分别提高了 20.77%和 91.85%。此外，还讨论了关键参数对 PGP - TMOS 的影响，为后续优化提供了指导。
English Abstract
In this article, a silicon carbide (SiC) trench MOSFET with periodically grounded p-type shielding region (P+SLD) at the trench bottom (PGP-TMOS) is designed and experimentally demonstrated. There exist deep-implanted P+ (DP) regions on both sides of the trench and the P+SLD is grounded by connecting to the DP region periodically. Therefore, the PGP-TMOS owns two different schematic cross section views. The P+SLD and DP region together improve the robustness of the gate oxide. A current spreading layer (CSL) by epitaxy is introduced to improve the device performance. Numerical 2D-simulation results show that compared with the trench MOSFET with floating P+SLD (FP-TMOS), the peak electric field in the gate oxide ( E_ ox,peak ) is decreased by 50.77% while the breakdown voltage (BV) and specific on-resistance ( R_ on,sp ) keep almost the same. In addition, the PGP-TMOS demonstrates superior switching characteristics. The PGP-TMOS has been manufactured on different wafers. When single epitaxial wafers are used, BV of the samples is only 1300 V and the conduction characteristic is poor due to the junction field-effect transistor (JFET) effect and ion implantation scattering. BV and R_ on,sp are improved to 1570 V and 5.96 m cm2, respectively, when the PGP-TMOS is manufactured on wafers with a CSL layer introduced by epitaxy. BV and R_ on,sp are improved by 20.77% and 91.85%, respectively, compared with the former ones. Moreover, the influence of the key parameters on the PGP-TMOS is discussed, which provides guidance for subsequent optimization.
S
SunView 深度解读
从阳光电源的业务视角来看，这项1200V 4H-SiC沟槽MOSFET技术具有显著的战略价值。该器件通过周期性接地的沟槽底部屏蔽结构（PGP-TMOS），成功将栅极氧化层峰值电场降低50.77%，同时保持击穿电压和导通电阻基本不变，这直接契合我们在光伏逆变器和储能变流器中对功率器件高可靠性、低损耗的核心需求。
在应用价值层面，该技术的1570V击穿电压和5.96 mΩ·cm²的导通电阻特性，非常适合我们的1500V光伏系统和中压储能系统。栅极氧化层电场的大幅降低意味着器件长期可靠性的显著提升，这对于需要25年以上运行寿命的光伏电站至关重要。优异的开关特性可直接降低逆变器的开关损耗，提升系统效率，这在我们追求99%转换效率的高端产品线中具有明显竞争优势。
技术成熟度方面，该研究已完成实际器件制造和验证，但仍存在工艺优化空间。论文指出单外延片工艺存在JFET效应和离子注入散射问题，而引入电流扩展层（CSL）后性能提升显著，这为我们与上游SiC器件供应商的联合开发提供了明确方向。当前5.96 mΩ·cm²的导通电阻虽已达到商用水平，但相比国际顶尖产品仍有优化空间。
主要挑战在于制造成本和良率控制，特别是周期性接地结构增加的工艺复杂度。建议我们与国内SiC器件厂商建立战略合作，参与早期技术验证，同时在逆变器拓扑设计上预留对新一代SiC器件的适配能力，以便在技术成熟后快速导入，保持在高效率电力电子系统领域的技术领先地位。