用于功率器件的高共模抑制比隔离电压探头

高共模抑制比（CMRR）的浮动测量对功率变换系统评估至关重要。宽禁带器件如SiC MOSFET的高速开关特性引入高dv/dt干扰，给电压测量带来挑战。现有商用探头因对称性缺陷、成本高或温漂问题难以兼顾高CMRR与低成本需求。本文分析隔离探头共模增益机理及CMRR影响因素，提出基于三同轴线缆的扰动抑制方案，并设计采用射频Balun或数字隔离+FPGA的探头结构。实验验证表明，探头带宽达228 MHz，灵敏度误差在81 MHz内低于3%，CMRR达78 dB@1 MHz、65 dB@10 MHz，兼具高性能与低成本优势。

高共模抑制比(common-mode rejection ratio,CMRR)的浮动测量对功率变换系统的性能评估日益重要.以 SiC MOSFET 为代表的宽禁带功率器件具有更快的开关速度,其引入的高共模电压变化率给功率变换器的电压测量带来了严峻挑战.然而,由于差分探头的对称性缺陷与光隔离探头的成本及温度漂移问题,现有商用探头难以满足强扰动工况下高CMRR和低成本的应用需求.文中围绕隔离探头的共模扰动机制、CMRR影响因素和高CMRR设计方案等方面展开研究.通过对隔离探头共模增益的理论推导,分析接地寄生电容、信号路径阻抗等电路参数对CMRR的影响规律;在此基础上,从共模电流衰减和差共模路径分流的设计思路出发,提出基于三同轴线缆结构的扰动抑制方案,并通过仿真验证其有效性;最后,基于射频Balun或数字隔离+FPGA的方式,提出配置三同轴尖端线缆的隔离电压探头,并进行频域和时域实验验证.实验结果表明:所提探头模拟带宽为 228 MHz、灵敏度误差在 81 MHz内保持 3%以下;CMRR达78 dB@1 MHz、65 dB@10 MHz.与商用差分探头相比,该隔离探头具有更高的共模抑制性能;与商用光隔离探头相比,其具有更低的成本优势.