采用刻蚀停止工艺制备的高性能增强型GaN p-FET

High-Performance Enhancement-Mode GaN p-FET Fabricated With an Etch-Stop Process

查看原文 · IEEE Xplore DOI: 10.1109/TED.2025.10891619

作者	Hengyuan Qi · Teng Li · Jingjing Yu · Jiawei Cui · Junjie Yang · Sihang Liu
期刊	IEEE Transactions on Electron Devices
出版日期	2025年2月
技术分类	储能系统技术
技术标签	储能系统 GaN器件
相关度评分	★★★★ 4.0 / 5.0
关键词	氮化镓p-FET 刻蚀停止工艺阈值电压导通电流互补逻辑

语言:

中文摘要

增强型（E 型）氮化镓（GaN）p 沟道场效应晶体管（p - FET）的栅极凹槽工艺预计会产生高密度的晶体缺陷；因此，较大的 <inline - formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex - math notation="LaTeX">$\vert {V}_{\text {th}} \vert $ </tex - math></inline - formula> 往往伴随着较差的导通电流（I<sc xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">on）。为应对这一挑战，在本工作中，开发了一种刻蚀停止工艺，即在 p - GaN 层中插入一层 1.5 纳米厚的 AlN 层，使基于干法刻蚀的栅极凹槽刻蚀在 AlN 层终止。然后使用湿法刻蚀去除凹槽区域的 AlN，从而在干法刻蚀过程中保护栅极沟道表面免受等离子体轰击。所制备的刻蚀停止型 GaN p - FET 实现了 E 型工作模式，其阈值电压（<inline - formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex - math notation="LaTeX">${V} _{\text {th}} = -4.9$ </tex - math></inline - formula> V）较大，导通电流（I<sc xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">on）高达 6.79 毫安/毫米，阈值电压迟滞（<inline - formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex - math notation="LaTeX">${V} _{\text {th}}$ </tex - math></inline - formula>）小至 0.2 伏，导通电流与关断电流之比（I<sc xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">on/I<sc xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">off）高达 10⁶。此外，在同一外延片上制备了 E 型 n 沟道场效应晶体管（n - FET），以展示所提出的刻蚀停止型 p - FET 技术在 GaN 互补逻辑（CL）中的应用潜力。因此，本工作所展示的技术被证明是一种有效解决用于 CL 应用的 GaN p - FET 中阈值电压（<inline - formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex - math notation="LaTeX">${V} _{\text {th}}$ </tex - math></inline - formula>）与导通电流（I<sc xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink">on）权衡问题的方法。

English Abstract

The gate recess process for the enhancement-mode (E-mode) gallium nitride (GaN) p-FET is expected to create a high density of crystalline defects; thus, a large V_ th is often accompanied with a poor Ion. To address this challenge, in this work, an etch-stop process is developed with a 1.5-nm AlN layer inserted in the p-GaN layer, so the dry-etch-based gate recess is terminated at the AlN layer. The AlN at the recess region is then removed using a wet etch, so the surface of the gate channel is shielded from the plasma bombardment during the dry etch. The fabricated etch-stop GaN p-FET demonstrates an E-mode operation with a large V _ th = -4.9 V, a high Ion of 6.79 mA/mm, a small V _ th hysteresis of 0.2 V, and a high Ion/Ioff ratio of 106. Furthermore, an E-mode n-channel FET was fabricated on the same epitaxial wafer to demonstrate the potential of the proposed etch-stop p-FET technology for GaN complementary logic (CL). Therefore, the technology demonstrated in this work is proved an effective approach to address the V _ th –Ion tradeoff in the GaN p-FET for CL applications.

SunView 深度解读

从阳光电源的业务视角来看，这项氮化镓（GaN）增强型p-FET的刻蚀停止工艺技术具有重要的战略价值。该技术通过在p-GaN层中插入1.5nm的AlN层作为刻蚀停止层，有效解决了传统栅极凹槽工艺中等离子体轰击导致的晶体缺陷问题，实现了阈值电压与导通电流之间的性能平衡突破。

对于我司的核心业务而言，这项技术的最大价值在于推动GaN互补逻辑电路的实用化。当前，我司光伏逆变器和储能变流器大量采用GaN功率器件以提升效率和功率密度，但主要依赖n沟道器件。该p-FET技术实现了-4.9V的大阈值电压、6.79mA/mm的高导通电流以及10^6的开关比，且可与n沟道FET在同一外延片上制造，这为开发高性能GaN互补电路奠定了基础。互补逻辑架构能够显著降低静态功耗，提高开关速度，这对于我司新一代高频、高效逆变器的栅极驱动电路和控制系统具有直接应用价值。

从技术成熟度评估，该工艺展现了良好的可重复性和稳定性（阈值电压迟滞仅0.2V），但从实验室到量产仍面临挑战。AlN刻蚀停止层的精确控制、湿法刻蚀的工艺窗口、以及与现有GaN功率器件产线的兼容性都需要深入验证。然而，这项技术为我司在下一代集成化电力电子系统中实现更高集成度的单芯片解决方案提供了可能路径，特别是在高频LLC谐振变换器、多电平拓扑控制芯片等应用场景中，有望实现系统级的效率提升和成本优化。建议我司研发团队密切跟踪该技术发展，评估其在定制化功率集成电路中的应用潜力。