找到 7 条结果
基于新型双面工艺的互补型垂直场效应晶体管
Complementary Vertical FETs (CVFETs) Enabled by a Novel Dual-Side Process
作者未知 · IEEE Electron Device Letters · 2025年1月
我们展示了采用创新的双侧工艺(DSP)实现的单片集成互补垂直沟道场效应晶体管(CVFET)反相器。NMOS和PMOS均实现了良好的电学特性:顶部NMOS的跨导为$69~\mu$ S/$\mu$m,导通电流$I_{on}$为$18~\mu$ A/$\mu$m(@栅源电压$V_{GS}$ - 阈值电压$V_{T} = 0.45$ V,电源电压$V_{DD}=0.65$ V),导通电流与关断电流之比$I_{on}/I_{off} = 3.1\times 10^{6}$,亚阈值摆幅$SS = 69$ m...
解读: 从阳光电源的业务视角来看,这项互补垂直场效应晶体管(CVFET)技术虽然属于先进半导体工艺领域,但对我们的核心产品线具有重要的潜在战略价值。 该技术通过创新的双面工艺实现了NMOS和PMOS的单片集成,展现出优异的电气特性:亚阈值摆幅接近理想值(69-72 mV/dec),开关电流比达到10^6量...
具有770 ION/IOFF比的p-GaN栅极HEMT在800°C下工作
p-GaN Gated HEMT With 770 ION/IOFF Ratio Operating at 800 °C
Ajay Kumar Visvkarma · Juan Nicolas Jimenez Gaona · Chan-Wen Chiu · Yixin Xiong 等6人 · IEEE Electron Device Letters · 2025年7月
本文开发了一种 p - 氮化镓(GaN)栅极高电子迁移率晶体管(HEMT),并在高达 800 °C 的温度下进行了电学测试。该器件在 800 °C 时展现出 80 mA/mm 的高导通态电流,同时具有 770 的高开/关电流比(ION/IOFF)。此外,该晶体管还在 800 °C 下进行了 60 分钟的热应力测试,在整个应力测试期间均表现出稳定的工作性能。良好的导通电流、开/关电流比和稳定性为基于氮化镓的高温电子学发展提供了一条有前景的途径。
解读: 从阳光电源的业务视角来看,这项p-GaN栅极HEMT在800°C极端高温下的突破性表现具有重要战略意义。该器件在极端温度下仍能保持80 mA/mm的高导通电流和770的开关比,为我们在光伏逆变器和储能系统中面临的散热挑战提供了全新解决思路。 在光伏逆变器应用场景中,功率器件通常是系统可靠性的瓶颈。...
采用刻蚀停止工艺制备的高性能增强型GaN p-FET
High-Performance Enhancement-Mode GaN p-FET Fabricated With an Etch-Stop Process
Hengyuan Qi · Teng Li · Jingjing Yu · Jiawei Cui 等6人 · IEEE Transactions on Electron Devices · 2025年2月
增强型(E 型)氮化镓(GaN)p 沟道场效应晶体管(p - FET)的栅极凹槽工艺预计会产生高密度的晶体缺陷;因此,较大的 <inline - formula xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink"> <tex - math notation="LaTeX">$\vert {V}_{\text {th}} \vert $ </tex - math></in...
解读: 从阳光电源的业务视角来看,这项氮化镓(GaN)增强型p-FET的刻蚀停止工艺技术具有重要的战略价值。该技术通过在p-GaN层中插入1.5nm的AlN层作为刻蚀停止层,有效解决了传统栅极凹槽工艺中等离子体轰击导致的晶体缺陷问题,实现了阈值电压与导通电流之间的性能平衡突破。 对于我司的核心业务而言,这...
采用准自对准着陆垫实现100 Ω寄生电阻和965 μA/μm导通电流的高性能GAA晶体管
High-Performance GAA FETs With 100 Ω Parasitic Resistance and 965 μA/μm On-State Current Using Quasi-Self-Aligned Landing Pads
R. J. Jiang · P. Wang · J. X. Yao · X. X. Zhang 等6人 · IEEE Electron Device Letters · 2024年11月
为克服环绕栅场效应晶体管(GAA FETs)中严重的外延缺陷所导致的高寄生电阻和驱动性能不佳的挑战,本文提出了一种准自对准着陆垫(QSA LPs)技术,并展示了在 GAA FETs 中多层堆叠沟道与单晶硅锗/硅超晶格源/漏(SD)结构之间的无缺陷连接。与采用宽间距着陆垫的器件相比,使用 QSA LPs 技术时,N 型场效应晶体管(NFET)和 P 型场效应晶体管(PFET)的寄生源/漏电阻($R_{SD}$)分别降低了 98.8% 和 96.3%。因此,对于栅长为 180 nm 的 N/PFET...
解读: 从阳光电源的业务视角来看,这项GAA FET准自对准着陆焊盘技术展现出显著的战略价值。该技术通过创新的工艺方案,将寄生电阻降低超过96%,并实现965 μA/μm的高导通电流,这对我们的核心产品具有重要意义。 在光伏逆变器领域,功率半导体器件的性能直接决定了系统的转换效率和功率密度。GAA FET...
高性能二维AsS空穴型晶体管中亚热载流子输运的理论研究
Theoretical Study of High-Performance Two-Dimensional AsS P-Type Transistors Featuring Subthermionic Transport
Weicong Sun · Hengze Qu · Chuyao Chen · Xi Yu 等6人 · IEEE Transactions on Electron Devices · 2025年7月
二维材料晶体管在下一代高速、低功耗互补金属氧化物半导体(CMOS)集成方面展现出巨大潜力。然而,与n型金属氧化物半导体场效应晶体管(MOSFET)相比,p型MOSFET的导通态电流较小,功耗较高。在这项工作中,我们结合第一性原理计算和非平衡格林函数(NEGF)方法,研究了二维硫化砷(2 - D AsS)的电子性质和量子输运特性。二维AsS具有1.27 eV的直接带隙,空穴有效质量较小(x方向为$0.46m_0$,y方向为$0.15m_0$)。对于沟道长度在8至10 nm范围内的二维AsS p -...
解读: 从阳光电源的业务视角来看,这项关于二维AsS材料p型晶体管的研究虽属基础半导体领域,但其突破性进展对我们的核心产品具有长远战略意义。 在光伏逆变器和储能系统领域,功率转换效率与功耗控制是核心竞争力所在。该研究展示的p型MOSFET实现了30-50 mV/dec的亚阈值摆幅,突破了传统玻尔兹曼极限(...
SOI n-p-n双栅TFET中物理局域化界面陷阱的统计变异性
Statistical variability of physically localized interface traps in SOI n-p-n DG TFETs
Himangshu Lahkar · Anurag Medhi · Deepjyoti Deb · Ratul Kr. Baruah · Journal of Materials Science: Materials in Electronics · 2025年1月 · Vol.36.0
MOS器件中的界面陷阱可靠性是半导体器件领域中一个重要的关注点。随着具有微缩尺寸的新器件结构的出现,引入能够预测界面陷阱可靠性的方法变得尤为关键。本文通过统计变异性方法,研究了界面陷阱对隧穿场效应晶体管(TFET)低功耗性能的影响。隧穿场效应晶体管(TFET)依靠量子力学隧穿机制工作,已成为低功耗应用中有前景的器件。界面陷阱是位于半导体-氧化物界面处的能量局域态,能够捕获载流子,从而影响器件的低功耗性能。根据其在能带隙中的位置,这些陷阱可分为受主型或施主型。本文研究了这些陷阱对绝缘体上硅(SOI...
解读: 该界面陷阱可靠性统计分析方法对阳光电源SiC/GaN功率器件应用具有重要参考价值。TFET低功耗特性与电动汽车驱动系统OBC充电模块、ST系列PCS储能变流器的待机损耗优化需求高度契合。文中界面陷阱对阈值电压和开关电流的影响机制,可指导三电平拓扑中SiC MOSFET的栅极氧化层可靠性设计,通过TC...
增强型GaN p-FET及互补逻辑电路的偏振增强设计与开发
Design and Development of Polarization-Enhanced E-Mode GaN p-FET and Complementary Logic (CL) Circuits
Teng Li · Jingjing Yu · Sihang Liu · Yunhong Lao 等6人 · IEEE Transactions on Electron Devices · 2025年4月
p型氮化镓(GaN)层中镁(Mg)受主的低电离率是导致增强型(E-mode)GaN p沟道场效应晶体管(p-FET)电流密度较低的关键因素。在本研究中,采用极化增强技术来提高p-GaN沟道的电离率。为实现GaN互补逻辑(CL)电路,制备了高性能的凹槽栅E-mode GaN p-FET。在制备过程中,发现沟道厚度($t_x$)是影响器件性能指标的关键参数。随着$t_x$减小(即凹槽深度增大),可获得更负的阈值电压($V_{th}$);然而,代价是导通电阻($R_{on}$)增大。沟道厚度$t_x$...
解读: 从阳光电源的业务视角来看,这项氮化镓(GaN)互补逻辑电路技术具有显著的战略价值。该研究通过极化增强技术突破了p型GaN器件的电流密度瓶颈,实现了17.7 mA/mm的高电流密度和6.9×10^7的开关比,为GaN功率集成电路(PIC)的商业化应用奠定了重要基础。 对于阳光电源的核心产品线,该技术...