找到 1 条结果
一种无电容、无外部时钟、全可综合数字低压差线性稳压器
A Capacitorless External-Clock-Free Fully Synthesizable Digital LDO With Time-Based Load-State Decision and Asynchronous Recovery
Jonghyun Oh · Yoonho Song · Young-Ha Hwang · Jun-Eun Park 等6人 · IEEE Transactions on Power Electronics · 2024年1月
本文提出了一种无需片外电容且全可综合的数字低压差线性稳压器（DLDO）。通过基于时间的负载状态判定机制，根据负载情况动态调整内部时钟频率，从而降低稳态下的静态电流。该设计仅使用单个比较器、参考电压和延迟线，实现了高效的瞬态响应与低功耗控制。
解读: 该技术属于高性能电源管理芯片（PMIC）范畴，对于阳光电源的iSolarCloud智能运维平台中的边缘计算终端、户用光伏逆变器内部的控制电路以及储能系统（如PowerStack）的BMS控制板具有参考价值。随着阳光电源产品向高集成度、高功率密度方向发展，采用全可综合的数字LDO设计方案，有助于减少P...