← 返回
基于谐振CLLC电路时域模型的优化数字同步整流方案
An Optimized Digital Synchronous Rectification Scheme Based on Time-Domain Model of Resonant CLLC Circuit
| 作者 | Bodong Li · Min Chen · Xiaoqing Wang · Ning Chen · Xinnan Sun · Dongbo Zhang |
| 期刊 | IEEE Transactions on Power Electronics |
| 出版日期 | 2021年9月 |
| 技术分类 | 拓扑与电路 |
| 技术标签 | LLC谐振 双向DC-DC 储能变流器PCS 功率模块 |
| 相关度评分 | ★★★★★ 5.0 / 5.0 |
| 关键词 | CLLC谐振电路 同步整流 导通损耗 时域模型 过零检测 功率转换效率 |
语言:
中文摘要
针对谐振CLLC电路副边不控整流带来的高导通损耗问题，本文提出了一种基于时域模型的优化数字同步整流（SR）方案。通过精确确定副边谐振电流的过零点，利用MOSFET替代二极管，有效降低了导通损耗，提升了变换效率。
English Abstract
Uncontrolled rectification on the secondary side of the resonant CLLC circuit causes a large amount of conduction loss. Accurate synchronous rectification (SR) can reduce conduction loss by replacing rectifier diodes with mosfets’ channels exactly. The accuracy of the SR signals depends on the determination of the zero-crossing points of the secondary side resonant current. In this article, an acc...
S
SunView 深度解读
CLLC拓扑是阳光电源储能系统（如PowerTitan、PowerStack系列）及双向DC-DC变换器的核心拓扑。该研究提出的高精度同步整流方案，能显著降低系统在充放电过程中的导通损耗，直接提升储能变流器（PCS）的整机效率，对于优化产品能效指标、降低散热成本具有重要意义。建议研发团队在下一代高功率密度PCS产品中引入该时域模型控制算法，特别是在宽电压范围运行场景下，通过优化SR信号触发精度，进一步提升产品在工商业及电网侧储能市场的竞争力。