← 返回
一种基于FPGA的带关键路径延迟补偿的分段延迟线DPWM
A New FPGA-Based Segmented Delay-Line DPWM With Compensation for Critical Path Delays
| 作者 | Xin Cheng · Ruifeng Song · Guangjun Xie · Yu Zhang · Zhang Zhang |
| 期刊 | IEEE Transactions on Power Electronics |
| 出版日期 | 2018年12月 |
| 技术分类 | 控制与算法 |
| 技术标签 | PWM控制 光伏逆变器 储能变流器PCS 组串式逆变器 |
| 相关度评分 | ★★★★★ 5.0 / 5.0 |
| 关键词 | DPWM FPGA 占空比 传输延迟 脉冲宽度调制 功率变换器 数字控制 |
语言:
中文摘要
在数字脉宽调制（DPWM）中，逻辑门和互连线的传播延迟会导致占空比产生非预期的增加，当延迟达到开关周期量级时，会严重影响变换器的调节性能。本文提出了一种基于FPGA的分段延迟线DPWM方案，通过补偿关键路径延迟，有效解决了高分辨率DPWM中的占空比畸变问题，提升了电力电子变换器的控制精度。
English Abstract
The duty cycle in digital pulse width modulation (DPWM) whose time resolution is as high as hundreds of picosecond will be increased since the propagation delays of internal logics and interconnects are superimposed on the on-time. The duty-cycle-increment phenomenon affects the regulation performance of converters, especially when the delays are the same magnitude level as switching period. In th...
S
SunView 深度解读
该技术对阳光电源的核心产品线（如组串式光伏逆变器和PowerTitan储能变流器）具有重要意义。随着开关频率的提升和对高功率密度要求的增加，数字控制的精度直接决定了变换器的输出质量和效率。通过在FPGA中实现该补偿算法，可有效消除高频开关下的占空比误差，减少输出电流谐波，提升并网电能质量。建议研发团队在下一代高频化、小型化逆变器及PCS控制平台中引入该补偿机制，以优化在极短开关周期下的控制性能，进一步提升产品在复杂电网环境下的稳定性和调节精度。