← 返回
面向片上系统应用、具有高电源抑制比的稳定性增强型低压差线性稳压器
Stability-Enhanced Low-Dropout Regulator With High PSRR in 40-nm CMOS for System-on-Chip Applications
| 作者 | John Michael Gorospe · Robert Nericua · Ke-Horng Chen · Xi Zhu |
| 期刊 | IEEE Transactions on Power Electronics |
| 出版日期 | 2026年3月 |
| 技术分类 | 拓扑与电路 |
| 技术标签 | 功率模块 可靠性分析 |
| 相关度评分 | ★★★ 3.0 / 5.0 |
| 关键词 | 低压差线性稳压器 LDO 电源抑制比 PSRR CMOS 片上系统 稳定性 负载电流 |
语言:
中文摘要
电源噪声会降低信噪比，从而影响复杂系统的性能。为解决此问题，本文提出了一种在40nm CMOS工艺下，兼具高电源抑制比（PSRR）与大负载电流下鲁棒稳定性的低压差线性稳压器（LDO）。该设计克服了传统LDO在高PSRR与稳定性之间的权衡难题。
English Abstract
Power supply noise can significantly degrade the performance of complex systems by reducing the signal-to-noise ratio. To address this, a low-dropout regulator (LDO) with both high power supply rejection ratio (PSRR) and robust stability under large load currents is essential. Conventional LDOs often face a trade-off between achieving high PSRR and maintaining stability, especially at large load c...
S
SunView 深度解读
该技术属于集成电路电源管理范畴，对阳光电源的iSolarCloud智能运维平台中的核心控制芯片、以及各类逆变器和储能PCS内部的嵌入式控制系统具有参考价值。随着阳光电源产品向更高集成度、更小体积的SoC架构演进，提升控制电路的抗干扰能力和电源稳定性是保障设备在复杂电网环境下可靠运行的基础。建议研发团队关注该高PSRR设计方法，以优化控制板卡在强电磁干扰环境下的信号完整性，提升产品整体的鲁棒性。